内存时序

内存时序(英语:Memory timings或RAM t术罗未imings)是来自描述同步动态随机存取存储器(S360百科DRAM)性能的四个参数:CL、TRCD、TRP和TRAS，单位为时钟周期。它们通常被写为四个用破折号分隔开的数字，例如7-8-8-24。第四个参数(RAS)经常被省略，而有时还会加入第五个参数:Command rate(命令速率)，通常为2T或1T，也写作2N、1N。这些参数指定了影响随机存取存储器速度的潜伏时间(包六染既校否限延迟时间)。较低的数字通常意味着更快的性能。决定系统性能的最终元素是实际的延迟时间，通常以纳秒为单位。

• 中文名称 内存时序
• 外文名称 Memory timings或RAM timings

简介

　　内存时序(英语:Memory timings或RAM timings)是描述同步动态随机存优派参们取存储器(SDRAM)性能的四个参数:CL、TRCD、TRP和TRAS，单位为时钟周期。它们通常被写为四个用破折号分隔开的数字，例如7-8-8-24。第四个参数(RAS)经常来自被省略，而有时还会加入第五个参数:Command rate(命令速率)，通常为2T或1T，也写作2N、1N。这些液含我急官支周参数指定了影响随机存取存储器速度的潜伏时间(延迟时间)。较低的数字通常意味着更快的性能。决定系统性能的最终元素是实际的延迟时间，通常以纳秒为单位。

　　当将内存时序转换为实际的延迟时，最重要的是注意它是以时钟周期为单位。如果不知道时钟周期的时间，就不可能巴象了解一组数字是否比另一组数字更快。

　　举例来说，DDR3-2000内存的时钟频率是1000 MHz，其时钟周期为1 ns。基于这个1 ns的时钟，CL=7给出的绝对延迟为7 ns。360百科而更快的DDR3-2666(时马钟1333 MHz，每室项著延曲频离独了降重个周期0.75 ns)则可能用更大的CL=9，但产生的绝对延迟6.75 ns更短。

　　现代DIMM包括一个串行存在检测(SPD)ROM芯片，其中包含为斗今厂草境本自动配置推荐的内存时序。PC上的BIOS可能允许用户调整时序以提高性能(存在降低稳定性的风险)，或在某些情况下增加稳定性(如使用建议的时序)。

　　注意:内存带宽是测量内存的吞吐量，并通常受到传输利纪京视元析洋致速率而非潜伏时间的限制。通过交错访问SDRAM的多个内部bank，有可能以峰值速率连续传输。可能以增加潜伏时间为代价来增加带宽。具举亮算升为己顾龙调队体来说，每个新一代的DD南R内存都有着较高的传输速率，但绝对延迟没有显著变化，尤其是市场上的第一批新一代产品权思选风济她帮，通常有着较上一代更长的延迟。

　　即便增加了内存延迟，增加内存带宽也可以改善多处理器或多个执行线程的计算机系统的性能。更高检胶成波限稳证持次的带宽也将提升没有专用显河存的集成显卡的性能。

BIOS中的处理

厂　　在英特尔体系的系统中，内存时序和管理由内存参考代码(MRC)处假叫远良现师理，这是BIOS的一部分。